TI中文支持网datasheet上和userguide上，rapidIO和HyperLink的参考时钟列举了312.5MHz、250MHz和156.25MHz。为什么不能用125MHz的参考时钟？？？？
现在Xilinx的7系列的FPGA的rapidIO的参考时钟又需要用125MHz，FPGA和DSP的参考时钟不一致，在设计时需要产生两种时钟，给设计带来不便。
我们用125MHz的参考时钟也测试过6678，发现rapidIO和HyperLink都可以正常通信，那么为什么TI不说可以使用125MHz的参考时钟呢，如果用了125MHz的参考时钟，设计会存在什么隐患吗？
急切等待技术支持的解答，以便我们确定板卡的时钟设计方案
Zhan Xiang：
对于hyperlink来讲，由于运行速度较高，如果输入时钟频率较低，所需的倍频系数较高，这样会将jitter也相应的放大，有可能会影响传输的正确性。建议按照硬件设计手册中推荐的方案来实现。
Ti的CDCM6208支持小数分频，应该可以满足你的要求。
kun rao：
回复 Zhan Xiang:
如果我的HyperLink只要求线速率5.0Gbps，4x模式下达到20Gbaud，那我是不是可以使用125MHz的参考时钟呢？会不会有问题？125MHz和156.25MHz时钟频率差别也不会很大吧
