TI中文支持网大家好，我现在利用SRIO接口从FPGA向6678的共享内存发送数据，数据分段存储。例如将共享内存（共4M）分8段，轮询向这8段发送数据，第一段数据由核0处理，第二段数据由核1处理，第三段……第八段数据由核7处理。想问一下，这种机制相比于单核从共享内存读取数据会慢多少，因为多核访问共享内存肯定存在冲突问题，谢谢！
另外，每个核处理完各自的数据会不停的轮询读写共享内存的标志位，以此判断数据新的数据是否到达！
Andy Yin1：
您好，对这种没有一个定量的数据，具体还取决于读写数据量、cache的配置等等，参考如下STK中的memory_performance test project及相应的测试结果。
STK:http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/53/t/47664.aspx
performance test result：http://www.deyisupport.com/question_answer/dsp_arm/c6000_multicore/f/53/t/21926.aspx
Mark：
回复 Andy Yin1:
您好，谢谢你的答复，看了一下您的测试文档，挺有用的。想咨询一个问题，您在TMS320C6678 Memory Access Performance 文档中有一个表如下：
想问一下这个表格的意思是不是多核同时访问SL2的速率和单核是一样的啊，不受总线影响，谢谢！
Mark：
回复 Andy Yin1:
谢谢您的回复，Andy Yin1。
这样说我多核同时读取SRIO发送过来的数据标志位来判断数据的到达是不影响其它核访问SL2的，这样理解对吗。
谢谢！
