C6678可以超频吗

在c6678平台上，手册上说仿真模式的corepac频率为SYSCLK2最高支持350M，TI开发板6678L的PLL输入为100MHZ，为什么我把PLLM设为10，PLLD全为1，DSP还能够继续工作呢，是超频了吗？

Andy Yin1：

Corepac内部有很多模块，每个模块工作时钟不一样，core的工作时钟最高可以是1G或者1.2GHZ。SYSCLK2是为Emulation模块提供时钟，如手册所述最大不能超过350MHZ。你这里配置的是CORE clock。

littleWhite：

回复 Andy Yin1:

我现在就是在仿真状态下啊，SYSCLK2: 1/x-rate clock for CorePac (emulation). 意思是在仿真状态下，core使用的clock为sysclk2，如果是烧写之后正式运行，就使用sysclk1，不知道我这样的理解对不对

littleWhite：

回复 Andy Yin1:

谢谢，是不是说无论是不是仿真状态，core用的工作时钟都是sysclk1，并且只受PLLM调节。SYSCLK2只是给emulation module 提供时钟的。

Andy Yin1：

回复 littleWhite:

对