关于C6678通过SRIO发送数据的一点小疑问

DSP在一直读取DDR3某地址A的数据，此时FPGA通过SRIO向DDR3中的地址A发送数据，这时会不会发生冲突。

如果不会，请问此时是什么状态？

DSP会在接收SRIO发来的数据是暂停原本的工作么？还是说读DDR3和写DDR3会是排队状态。

感谢！

Wu Feng：

FPGA向DDR3写数与CPU运行是独立的；像你这种操作，CPU可能无法得到你最新的数据，需要维护cache一致性

songling lv：

回复 Wu Feng:

好的，谢谢您。那请问这种假设DSP写DDR与FPGA读DDR是同时发生的，这个是如何的避免冲突的。还有维护cache一致性这个应该如何来操作。感谢