TI中文支持网1 用gel文件初始化后，显示都是通过的，但是ddr用程序来写就是写不进去数据，在debug界面查看memory browser 直接在地址上可以修改数据
2 尝试设置L2的缓存，假如L2的缓存设置128K，那么DDR3就能正确读写128k，超过范围就不进去
3 板子自己做的，一共2块板子，其中一块可以正常读写，一个写不进去，ddr 1333M DSP core 1000M
不知道什么原因导致的，还有DSP的SRIO，配置PLL完后，锁不定，比如参考125M，设置PLL为3.125G,一直锁处于等待锁定状态，之前能锁定和FPGA通信，后来就不行了，期待大神指点一下啊
Allen35065：
6678的DDR3要进行Leveling的操作，要根据你的布线长度计算出初值。参考DDR3 init guide。
还有你提到的1,2两个现象在2块板上都有这个问题？还是说只有一个有问题？
锁定不了的问题先试试loopback，如果loopback不行说明是硬件上的问题，检查时钟和电源输入。
yang zhang9：
回复 Allen35065:
DDR3只是一个板子有问题，问题找到了，有两个管脚虚短。
SRIO PLL 锁定不上，如果时钟源没有问题的话，就剩电源不稳这一个原因了吗
Allen35065：
回复 yang zhang9:
loopback还锁定不上的话，基本就是硬件问题了，当然前提是你的配置都对。
yang zhang9：
回复 Allen35065:
SRIO使用ti提供的例程，只是得改一下参考时钟，并且在一开始是可以SRIO和FPGA都能通信的，后来在调试中有断电上电之类的操作，是不是影响电源供电
或者我直接用例程跑lookback，只修改参考时钟125M，例程的参考时钟是250M的，我们的硬件设计的参考时钟得和FPGA那边匹配，两边125M
Allen35065：
回复 yang zhang9:
先试试loopback，排除FPGA的影响； 另外，你的PLL锁定不了具体是指哪个寄存器？
