TI中文支持网你好：
测试AIF2的双link（link0和link1）8x模式的loopback，
1.将开发板设置为no_boot模式时，数据收发正常（连接core0提示PLL bypass disable）
2.将开发板设置为pcie_boot模式时，上行数据没收到；将两个link都改成4x模式后，数据正常。我修改了gel文件，在pcie_boot模式下执行了Global_Default_Setup_Silent();（连接core0提示PLL bypass enable）
Allen35065：
pcie_boot本身会初始化PLL并使用一些资源，如果这时候你切进去这些资源是无法释放的，可能会出各种无法预料的错误。
所以调试的时候不建议切断boot过程开始调试。
