C6678调试SRIO过程中DSP向FPGA端Swrite写数据乱序的问题

2017-02-15 分类：C6000™多核阅读(252)

工程师您好，我在调试C6678的过程中，从DDR的一块地址向FPGA写数据，采用的是流写方式，长度是512个字节，但是在FPGA端读出来的数据发现是乱序的，而且在写的过程中还会出现SRIO的port_ok位为0的情况，想请问一下可能是什么原因？之前测的FPGA端到DSP这端写数据是正常的。

麻烦工程师能够解答一下！

有如下几项建议测试一下：

1 内存放到L2中测试下呢

2 如果SRIO PORT_OK有时为非0，证明SRIO LINK还不稳定，建议先把链路调稳定再说

3 检查下SRIO错误状态寄存器看看