TI中文支持网工程师您好，我们在CCS5.4开发C6678，为了实现与FPGA之间的通信，现有两个问题想请教您：
1、因为代码量大，就将全局变量（.far）定义到DDR上，因为若将代码、数据或者堆栈等分配到了DDR中，在目标配置文件中需要加载GEL文件。我们加载了GEL文件之后，各部分初始化正常，但是收不到来自物理层的GPIO中断了（GPIO_Interrupt初始化也正常，中断入口地址正常），这会是什么原因呢？
2、在硬件初始化函数中由DSP写到TO_FPGA地址的数是下图：
调用SWRITE函数（一次发送512B）发给FPGA后，从XILINX（FPGA端）收到的的数据没有规律可言，如下图，是什么原因呢（SWRITE一次发送长度为256B的倍数是否跟SRIO对数据的的拆分和重组有关）？
Thomas Yang1：
1) GPIO的中断单独调试过吗？是否正常？一般来讲，GEL文件初始化memory core PLL等后，在应用程序（*.out）中会去做GPIO中断初始化，两者没有直接联系，除非您是在GEL文件中完成了GPIO初始化
2）您可以DSP直接做下SRIO回环测试，如果是正常的话，可以优先检查FPGA侧，一般来说链路不正常和时钟，走线，速率配置都比较相关
