TI中文支持网自己做的板子，CPU为DSP-TMS320C6678 在CC5下，仿真器是SEED-XDC560V2Plus，
用JTAG在CCS下的test connection没有问题，但是当下载程序时，老出现错误，
错误信息如下： C66xx_0: Error connecting to the target: (Error -1143 @ 0x0) Device core was hung.
The debugger has forced the device to a ready state and recovered debug control, but your application's state is now corrupt.
You should have limited access to memory and registers, but you may need to reset the device to debug further. (Emulation package 5.1.73.0)
电源测试输出正常稳定，所需时钟均正常，DSP输出的测试时钟也对。 复位状态已经结束
请问可能是哪儿的问题？需要从哪儿下手解决。
Shine：
请看一下boot管脚是否设成了no boot模式？
q zhao：
回复 Shine:
谢谢您的回答，boot管脚0-6全是0，就是noboot模式。
我把电源供电，时钟，还有，jtag的TCK全部测量一遍，没有问题。
我现在简单跑个空函数，也是提示这种错误
Thomas Yang1：
回复 q zhao:
您是在下载程序中出错的，code段放在哪里的?如果是DDR3中，建议移到L2中，先试试
q zhao：
回复 Thomas Yang1:
谢谢您的回答，我现在是jtag调试，就是点击debug后，出现上面的问题，您说的code放在哪里是什么意思呢?怎么看code放在哪里?怎么放到LL2里呢？谢谢
Thomas Yang1：
回复 q zhao:
可以在MAP文件中看的，如果CODE段放在DDR3中，那么就要用GEL文件先初始化DDR3
q zhao：
回复 Thomas Yang1:
谢谢您的回答，板子上有两块DSP，第一个dsp跑的时候就直接连接上了都没有添加gel都能bug上，为什么相同的程序在第二个上就不行呢？boot模式时钟复位时序都一样。您说的map里面的code，里面有两个ddr3 code和ll2 code，是不是就说明在DDR里了？附图还有就是如果代码是在ddr3里面跑的，那我在gel文件配置ddr3之后，怎么验证配置ddr3是正确的呢？多谢了
q zhao：
回复 Thomas Yang1:
这个DSP当时在上电的时候，由于程序的原因，CVDD是在最后上的！所以没有按照上电复位时序加载，但是后面就改了，不会这一次，
DSP芯片就有损伤了吧。。。
会是这个原因吗？第一次上电，DSP是五六百毫安，然后第二次是700多，这对DSP内核来说没事吧？
q zhao：
回复 q zhao:
谢谢各位，问题解决了。原因是犯了一个低级错误，就是没有按照手册上的时钟顺序产生时钟我在加完电之后，配置时钟是后给的，从配置带结束估计都快几毫秒了，都超过了最大复位时间了。有两片cdce62005非常感谢各位，各位大神说的太对了，就是要查时钟复位电源等等。再次感谢!谢谢您们的提醒
user4756239：
回复 q zhao:
您好，请问您说的时钟顺序是指DSP的几个时钟输出也要有时序吗
