TI专家,您好,
C6678的CORE0,DirectIO模式读写一个FPGA。想在读/写完成后DSP自己产生中断。
个人以为,可以配置SRIO的中断源为SRCID0_Transaction_Complete_OK,即LSU中断。
但我不知道如何将SRIO的general interrupt,即(INTDST0~INTDST15)映射到12个CPU中断源中。
看了之前的帖子和Brighton Feng先生提供的文档
e2echina.ti.com/…/79822
“SRIO_Programming_Performance.pdf”
还是不太理解如何配置。
在我的应用中,并不是一个message类型的中断,是否要参考
KeyStone Architecture Multicore Navigator User Guide
(SPRUGR9) 去配置Packet DMA and QMSS?
望指导,谢谢。
Shine:
回复 Peijun Zhu:
感谢分享解决方法。