TI中文支持网Hi TI工程师：
我们在用TMS320C6678这颗芯片，我们看了SPRABI1C.PDF这份文档里面讲到关于内存走线的要求，有两个问题需要你们确认一下：
1）应用手册里面6.3.1.6节提到“All data strobe pairs must be length-matched with +/-1mils of each other”，请问这是要求差分对的P和N要等长处理还是指DQS的差分对之间需要等长处理？如果是差分对之间需要等长处理，TMDXEVM6678L_EVM_A101-1_BRD.brd这份参考设计里面完全没有达到要求！
2）应用手册里面6.3.1.9节讲到Write Leveling限制，最大值上限倒是没有问题，最小值的下限我看到在时钟非翻转模式下面，地址线需要比数据线至少要长1.805英寸（DDR3-1600），这个约束我核对过TMDXEVM6678L_EVM_A101-1_BRD.brd这个参考设计，也没有完全达到要求。
以上两个问题还请你们帮忙确认，在PCB Layout的时候究竟应该怎样处理？
Your early support is very appreciated！Many thanks！
Regards
Wang Guiqiong（paul@juenengtech.com）
Shine：
1. 这里是指Skew between DQS pairs，在Table 13. Data Lane Numeric Routing Rules表里有说明。
2.以布线文档为准。
