C6678 SRIO操作时的DDR3读写问题

请问下TI的专家，在SRIO通信，比如对端的FPGA与6678之间DirectIO方式通信，FPGA向6678写入数据到6678下挂的DDR3某地址段，

此时6678并不知道有数据在往DDR3里写入，如果此时6678再去自己操作DDR3的读写，两个是否会有冲突呢，能片子内部仲裁么？

Shine：

FPGA通过SRIO访问DDR的优先级可以通过SRIO的RIO_PER_SET_CNTL寄存器的CBA_TRANS_PRI控制，请参阅SRIO user guide。

DSP和访问DDR的优先级可以通过MDMAARBU和MDMAARBX寄存器的UPRI and PRI 控制，请参阅TMS320C66x CorePac User's Guide.

user4787357：

回复 Shine:

Shine 你好，

我按照SRIO user guide中的说明将SRIO的RIO_PER_SET_CNTL寄存器的CBA_TRANS_PRI值设为0x0000最高优先级，那是否意味着此时对端FPGA通过directIO方式往DSP外挂DDR3写入操作是最高优先级，DSP自身的核以普通读写DDR3的方式访问的优先级稍微低一些，但也能保证正常的读写操作，是否可以这样理解呢？

Shine：

回复 user4787357:

是的。