我想把MCBSP的发送使用内部时钟,CLKX,FSX,DX作为输出;接收使用外部信号:CLKR/FSR/DR作为输入。这样配置将收发解耦。
同时我使用的是FIFO模式控制收发。
根据这个思路配置后,发送FIFO内容不输出。WFIFOSTS显示内容和我写入内容个数一样。
请高手指点,这个思路是否可行,应该如何配置。
Shine:
mcbsp的发送和接收是独立的,时钟和帧同步信号可以单独设置。
先不使能FIFO,看发送和接收是否正确?
user5850027:
回复 Shine:
关掉发送的FIFO使能后,通过DXR发送,也不行。
SPCR=03c50021 RCR=00a10bb0 XCR=00a10bb0 SRGR=003f1f63 MCR=00000000 PCR=00000a80 WFIFOCTL=00000c01 WFIFOSTS=00000000 RFIFOCTL=00010c01 RFIFOSTS=00000000
Shine:
回复 user5850027:
单独调试non fifo模式下的发送和接收模块都不行吗?有量过时序吗?
user5850027:
回复 Shine:
此前测试SPCR中DLB=1收发没有问题;
通过外部管脚自环,感觉DXR to XSR的信号一直没有(手册的图2-1 FSXM=1,FSGM=0),一直不进行移位输出。
发送数据之后,SPCR中的XEMPTY一直为1(不空),XRDY一直为0.
user5850027:
回复 Shine:
收发都关闭FIFO,可以发送了。管脚时序正在确认中。
如何开FIFO发送?有特别的要求吗?
TI中文支持网

