TI中文支持网AISgen for D800K008工具怎么没有PLL0的DIV2参数？？？
我138的程序是裸跑的了。
我用jtag调试omapl138时，在gel文件里面的函数Set_Core_456MHz()调用device_PLL0()，我最初用的开发板PLL0设置是device_PLL0(0,18,0,0,1,3,9)，然后我调试串口输出波特率不对，然后修改成device_PLL0(0,18,0,0,2,3,9)后调试串口波特率正确，这个函数的原型为device_PLL0(unsigned int CLKMODE, unsigned int PLLM, unsigned int POSTDIV,unsigned int PLLDIV1, unsigned int PLLDIV2, unsigned int PLLDIV3, unsigned int PLLDIV7 )，可见修改的第5个参数是PLLDIV2，这个DIV2恰好和调试串口UART2的设置有关，但我在用AISgen for D800K008工具准备把out文件转成ais文件烧写进flash时，这个工具里面的PLL0设置页上没有DIV2的设置，只有Pre-Divisor，Multiplier，Post-Divisor，DIV1，DIV3，DIV7，签好缺少DIV2，结果转成ais烧写进flash后，从flash启动后串口输出就是乱码了，明显是串口那个相关的DIV2没有配置，那这个DIV2要配置怎么办呢，为什么AISgen for D800K008工具的PLL0页没有DIV2的设置了，请教下大家啊，急！！！！！！！！！！！
Tony Tang：
SYSCLK2要固定为SYSCLK1/2, 配置成3就错了。你可以改UART的分频DLL， DLH
Shine：
gen工具里的DIV2是不可配置的，使用的是默认值/2.5.3.2 Phase-Locked Loop (PLL) Setuphttp://www.ti.com/lit/an/sprab41e/sprab41e.pdf PLL0_SYSCLK2是固定1/2分频的Table 8-1. System PLLC Output Clockshttp://www.ti.com/lit/ug/spruh77c/spruh77c.pdf
如果要改波特率的话，可以配置DLH和DLL两个divisor寄存器，具体看上面文档32.2.1 Clock Generation and Control章节
