TI中文支持网基于成本考虑，想用DCDC+LDO的方式替代电源管理芯片。我们使用的是DDR3。
我根据相关资料总结了电源上电顺序满足 1.5V>1.8V>3.3V>1.1V ，是不是只要上电顺序满足了这个要求就可以用DCDC+LDO的方式供电？
另外还有掉电时序datasheet也说明有要求，不是一般芯片只有上电时序要求，没有掉电时序要求吗？用DCDC+LDO的方式做不到掉电时序控制。
Jian Zhou：
推荐你看下：http://www.deyisupport.com/question_answer/dsp_arm/sitara_arm/f/25/t/51771.aspx
TPS650250的时序控制就是外部阻容和二极管控制的。
Sean Xiao1：
回复 Jian Zhou:
那掉电时序可以不用管吗？
Sean Xiao1：
回复 Jian Zhou:
上电时序和掉电时序都看懂了。但我理解的是掉电时序仅仅出现在板卡不断电，内部重新复位的情况，如果板卡直接断电，应该不存在掉电时序一说。这样理解对吗？
Jian Zhou：
回复 Sean Xiao1:
对于这个TPS650250，系统掉电也是通过阻容和二极管控制掉电时序的，你仔细看下文档。
