TI中文支持网在自行开发的DM8148系统板上，采用DVRRDK4.0开发包，运行最简单的视频采集-显示链路，打印统计信息：
[M3VPSS] 34361:DISPLAY: SDDAC(SEC1):24fps,Latency(Min/Max)=(123/159),Callback Interval(min/max)=(40/40) ……
[M3VPSS] 34362:DISPLAY DRV: SDDAC(SEC1):Q:[618],Display:[617],Repeat:[1],DQ:[615]
请问，Latency是表示从采集到1帧视频到显示的延时时间吗？如何可以减小该时间？能否减少到40内？
Ternence_Hsu：
你好；
关于各模块的延时，你可以看一下下面的文档：
http://processors.wiki.ti.com/index.php/Latency_Measurement_on_Capture_Encode_Decode_Display_Demo
减少到40ms 应当是做不到的；
zhang mingchao：
回复 Ternence_Hsu:
自行开发的dm8148板，DDR3时钟480MHz，CPU频率A8，600MHz，VPSS M3 200MHz，采用DVRRDK4.0开发包，创建capture-swms-display链路，采集标清PAL制信号，采用DM8148内部SD标清输出显示。可见光相机输出视频通过视频分路器分成两路信号，一路直接显示，另一路通过系统采集之后在输出显示，可见光相机采集手机的秒表计时，然后用照相机对两个显示屏同时照相，观察显示的计时时间，发现计时时间差在160ms~210ms之间，则可以认为系统处理的时间延时为160ms~210ms之间。怎么长的延时时间是如何产生的，能否近一步减少？另外，dm8148用于手持设备进行视频处理，是否是可行的方案？
Ternence_Hsu：
回复 zhang mingchao:
capture + swms + display 的时间差在160~210之间，确实有点高；
1、你可以考虑capture + display 来进行测试；
2、有没有尝试减少 link 模块的缓冲buffer 的个数；
控制在130ms内应当是没有问题的
tian xia2：
回复 Ternence_Hsu:
您好，capture + swms + display 显示 300MS
修改
m_swms1Prm.maxInputQueLen = 1; m_swms1Prm.numOutBuf = 0;
//display link init DisplayLink_CreateParams_Init(&m_displayPrm); m_displayPrm.displayRes = RES_STAND; m_displayPrm.forceFieldSeparatedInputMode = FALSE; m_displayPrm.numInputQueues = 1; m_displayPrm.activeQueue = 0; m_displayPrm.queueInISRFlag = TRUE;
都无效果，还有哪里可以优化延时的吗，非常感谢
zhang mingchao：
回复 tian xia2:
@tian xia2
我们这边也没完全解决，目前是将SMWS去掉，延时时间能降低一些，但也没有达到理想的结果。
Ternence_Hsu：
回复 tian xia2:
你试试去掉swms模块，再测试一下；
300ms 确实太高了；
最好在参考一下demo程序。
还有电视机或者显示器本来也是有延时的，前端可以用电脑输出秒表接入来测试，如果用摄像头也会带有延时的。
Ternence_Hsu：
回复 Ternence_Hsu:
http://processors.wiki.ti.com/index.php/Latency_Measurement_on_Capture_Encode_Decode_Display_Demo
