关于DM368 DDR2时钟和DQS并联端接的问题

您好，

最近在开发DM368，在设计硬件时对clk以及DQS的差分信号进行了100欧跨接端接处理，发现在ubl起来后DDR2测试不通过，将端接电阻去掉后，测试通过，查阅了一下开发板的原理图，也没有做100欧跨接，但是以我以前的经验，DDR2的时钟是需要跨接的，请问DM368是否有什么特殊之处？

另：我选型的DDR2是MT47H64M16

TaiDong AN：

你好，朋友！

我现在也在做DM368 的开发，想认识一下，以后遇到问题可以一起交流一下。