TI中文支持网
TI专业的中文技术问题搜集分享网站

EMIF中的SDRAM实验

/* This is an example for EMIF of C5509                                                                                  */
/*—————————————————————————-*/
#include <csl.h>
#include <csl_pll.h>
#include <csl_emif.h>
#include <csl_chip.h>

/* Uint16 x; */
/* Uint32 y; */
CSLBool b;
unsigned int datacount = 0;
int databuffer[1000] ={0};
int *souraddr,*deminaddr;
/*锁相环的设置*/
PLL_Config  myConfig      = {
  0,    //IAI: the PLL locks using the same process that was underway 
                //before the idle mode was entered
  1,    //IOB: If the PLL indicates a break in the phase lock, 
                //it switches to its bypass mode and restarts the PLL phase-locking 
                //sequence
  24,    //PLL multiply value; multiply 24 times
  1             //Divide by 2 PLL divide value; it can be either PLL divide value 
                //(when PLL is enabled), or Bypass-mode divide value
                //(PLL in bypass mode, if PLL multiply value is set to 1)   CPU frequency = 144 MHz
};
/*SDRAM的EMIF设置*/
EMIF_Config emiffig = {
  0x221,         //EGCR  : the MEMFREQ = 001,the clock for the memory is 1/2 to cpu frequence
                          //                  the WPE = 0 ,forbiden the writing posting when we debug the EMIF
                          //        the MEMCEN = 1,the memory clock is reflected on the CLKMEM pin
                          //        the NOHOLD = 1,HOLD requests are not recognized by the EMIF 
  0xFFFF,        //EMI_RST: any write to this register resets the EMIF state machine
  0x3FFF,        //CE0_1:  CE0 space control register 1
                          //        MTYPE = 011,Synchronous DRAM(SDRAM),16-bit data bus width
  0xFFFF,   //CE0_2:  CE0 space control register 2
  0x00FF,   //CE0_3:  CE0 space control register 3
                          //        TIMEOUT = 0xFF;
  0x7FFF,        //CE1_1:  CE1 space control register 1
  0xFFFF,        //CE1_2:  CE1 space control register 2
  0x00FF,        //CE1_3:  CE1 space control register 3

  0x7FFF,        //CE2_1:  CE2 space control register 1
  0xFFFF,        //CE2_2:  CE2 space control register 2
  0x00FF,        //CE2_3:  CE2 space control register 3

  0x7FFF,        //CE3_1:  CE3 space control register 1
  0xFFFF,        //CE3_2:  CE3 space control register 2
  0x00FF,        //CE3_3:  CE3 space control register 3

  0x2911,   //SDC1:   SDRAM control register 1
                          //                  TRC = 8 
                          //        SDSIZE = 0;SDWID = 0
                          //        RFEN = 1
                          //        TRCD = 2
                          //        TRP  = 2
  0x0410,        //SDPER : SDRAM period register
                          //                  7ns *4096
  0x07FF,    //SDINIT: SDRAM initialization register
                          //        any write to this register to init the all CE spaces,
                          //        do it after hardware reset or power up the C55x device
  0x0131        //SDC2:          SDRAM control register 2
                          //        SDACC = 0;
                          //        TMRD = 01;
                          //        TRAS = 0101;
                          //        TACTV2ACTV = 0001;                                                                
  };
main()
{
        /*初始化CSL库*/        
    CSL_init();

    /*EMIF为全EMIF接口*/
    CHIP_RSET(XBSR,0x0a01);

    /*设置系统的运行速度为144MHz*/
    PLL_config(&myConfig);

    /*初始化DSP的外部SDRAM*/
    EMIF_config(&emiffig);

其中,

TMS320VC5509 DSP External Memory Interface (EMIF) Reference Guide.pdf

中提到:

1、在这个程序中,采用的是TMS320VC5509,程序中配置CPU频率为144MHz,MEMFREQ=001b,那必须配置EBSR中的EMIFX2 bit,从哪配置?
2、main函数中,EMIF为全EMIF接口, CHIP_RSET(XBSR,0x0a01);   XBSR这个寄存器中的各个位的含义是什么?没找到有关这个寄存器的介绍啊?

meng yang2:

回复 Shine:

原来XBSR就是EBSR寄存器啊,文档中怎么都没有找到XBSR寄存器,所以一直在纳闷到底从哪来的。。。没找到关于它俩是一个寄存器的说明啊。。。

Shine:

回复 meng yang2:

是的,文档里标的是EBSR, 但写CSL库里定义了XBSR,取了External Bus的字幕X.

赞(0)
未经允许不得转载:TI中文支持网 » EMIF中的SDRAM实验
分享到: 更多 (0)