关于28377D中GPIO输入管脚作为外部中断信号输入的时序捕获配置问题？？？？？？

在28377D中，本人配置GPIO93在TIMER0中进行翻转以产生短脉冲（正脉冲和负脉冲均作了测试），而后将GPIO93和GPIO94两管脚直接相连，并设置了GPIO94为外部中断1的输入管脚。此时考虑到外部信号的干扰等的处理，结合数据手册相关内容，配置了相应的寄存器如下：

GpioCtrlRegs.GPCQSEL2.bit.GPIO94 = 2;//异步6采样时钟周期

GpioCtrlRegs.GPACTRL.bit.QUALPRD0 = 200;//采样时钟200个SYSCLK;

只是在实际测试中不论我怎么调试，都可以进入EINT1`中断，我的测试目的是希望当GPIO93的脉冲足够窄的时候会因为设置了GPIO94较宽的采样点而导致无法触发EINT1中断，从而验证脉冲宽度对GPIO处的影响。请高手指教，谢谢了.

关于GPIO94管脚的配置为：

EALLOW;
InputXbarRegs.INPUT4SELECT = 94; //Set XINT1 source to GPIO-pin
EDIS;

XintRegs.XINT1CR.bit.POLARITY = 0; // 0：Falling edge interrupt;1：Rising edge interrupt

请大家帮忙看看呢。