TI中文支持网你好，目前使用自己的板子，在没接外设，DIO口都悬空的情况下，芯片休眠时的功耗在1mA左右，同样的代码在开发板上的功耗是10uA左右。想请教一下板子多出来的功耗有可能是哪些地方导致的。
目前在自己板子测量情况如下：
1. 板子使用芯片型号为CC1310F128 4*4的封装，测试功耗时为最小系统——所有DIO口悬空，天线脚悬空，32K晶振脚悬空，RESET脚接100K电阻上拉；
2. 休眠时调用的Sleep函数，休眠后，24MHz晶振未起振；
3. VDDS电压为3.3v，VDDR由DCDC_SW引脚供电过去，电压为1.7v；
4. 如果断开DCDC_SW脚给VDDR供电，则VDDR电压为1.3v左右，休眠电流上升为2mA左右.
麻烦指点一下，休眠时自己板子多出来的电流可能是哪些地方导致的，谢谢！
Butterfly：
1. 改下封装单跑Pin_Standby例程，功耗看看是不是正常
2. 对比下原理图，DCDC_SW接6.8uH电感和22uF电容VDDR，不能断，低功耗状态下内部DCDC会间歇性充电来维持供电
Viki Shi：
请按照官方文档排查硬件问题：
processors.wiki.ti.com/…/CC26xx_HW_Checklist
xd z：
回复 Butterfly:
Butterfly
1. 改下封装单跑Pin_Standby例程，功耗看看是不是正常
TI Resource Explorer
dev.ti.com
{{ metaservice.metaDescription() }}——改下封装这个具体不明白是怎样的操作；
不过我这边有用Pin_Standby例程测试过，在CC1310 LaunchPad(7*7的封装)开发板上，休眠功耗是在10uA左右，但是在自己的板上（4*4的封装）也还是有1mA左右；2. 对比下原理图，DCDC_SW接6.8uH电感和22uF电容VDDR，不能断，低功耗状态下内部DCDC会间歇性充电来维持供电
xd z：
回复 Invoker:
有按照建议尝试，不过还是无效，该配置的原值是0x2，修改为0x3后，在开发板和自己的板子上，休眠功耗都没有变化；
软件配置上是否还有其他建议？ 比如休眠时IO口的建议配置(目前DIO都悬空没有进行配置的，测试中配置成输入会增加功耗，配置成标准输出没有影响)；
另外，因为同样的代码，在开发板上只有10uA，在自己板子上有1mA，所以还是倾向于从硬件上去检查，只是目前硬件上也相当于是一个裸板了，对比开发板的测试，只有DCDC_SW的引脚输出电压有一点偏差（开发板1.64v，自己板子1.68v），其他也都正常，不知道还可以从哪些方向上进行检查？
谢谢！
Butterfly：
如上面4X4 的参考设计，L1和C8器件值请保持一致，这很重要
19和11脚上的去耦电容换上也一样
xd z：
回复 xd z:
该题目前已找到问题点：
SET_CCFG_MODE_CONF_SCLK_LF_OPTION该值定义为3后，则CC1310的单板休眠功耗从1mA左右降到了0.1uA-40uA（跳变是因为在充电）；
前面这样设置没有起作用的原因在于CCS上在debug项勾选了Keep CCFG的选项，导致 修改的ccfg配置没有真正写入到芯片中；
前面一直怀疑是DCDC电路上的参数导致的(因为跟开发板相比就这点不同了)，但实验过程中发现DCDC电路的参数跟休眠功耗相关性不大；
另外剩下的一个疑点就是：为啥SET_CCFG_MODE_CONF_SCLK_LF_OPTION=2时，在开发板上的休眠电流只有10uA，但是在自己的板子上就有1mA
