TI中文支持网
TI专业的中文技术问题搜集分享网站

MSP432P401R的UCB3的SPI操作受到TA2.4输出的影响

大家好!

请问大家有没有遇见如下问题:

1、将MSP432的UCB3的SPI配置如下:配置P10.3为SOMI,P10.2为SIMO,P10.1为SCK;时钟频率为12M;

初始化代码如下所示:

 

P10SEL1 &= ~(BIT2+ BIT3); /* P10.3选为SOMI,P10.2选为SIMO*/

P10SEL0 |= (BIT2+ BIT3);

  

P10SEL0 |= (BIT1); /* P10.1选为SCK*/

P10SEL1 &= ~(BIT1);

P10DIR |=  BIT1;

 

P10SEL0 &= ~(BIT0); /* P10.0选为片选,普通I/O口*/

P10SEL1 &= ~(BIT0);

P10DIR |=  BIT0; //配置为输出功能

 

P9SEL0 &= ~(BIT7); /* P9.7选为写保护,普通I/O口*/

P9SEL1 &= ~(BIT7);

P9DIR |=  BIT7;  //配置为输出功能

  //使用的UCB模块

UCB3CTLW0 |= UCSWRST; /* 复位模块,开始配置 */

UCB3CTLW0 |= (UCMST + UCSYNC  + UCMSB+  UCCKPL);      /*主机 SCK空闲为高 MSB在前 */

UCB3CTLW0 |= UCSSEL_2; /* 时钟源SMCLK */

UCB3BRW = 2; /* 分频2SPI_CLK = SMCLK/2 = 12M */

UCB3CTLW0 &= ~UCSWRST; /* 释放模块,开始工作 */

在没有初始化TA2的PWM功能时,SPI操作外部器件,读写正常;

当初始化TA2.4为PWM输出是,SPI的SOMI管脚始终是高电平;

TA2.4配置的输出管脚是P6.7,配置输出功能第1基本功能;输出频率100Hz,计数模式2;初始化程序如下:

    P6SEL0 |= BIT7;

P6SEL1 &= ~BIT7;

P6DIR |= BIT7;

P6OUT |= BIT7;

TA2CTL &= ~(MC1 + MC0 ) ;

/*TA0初始化100Hz*/

TA2CTL |= TASSEL_2 + TACLR + ID_3; //选择SMCLK 8分频,即6MHz

TA2CCR0 = SMCLK / 800;

TA2CCR4 = 0x0;

 

TA2CCTL4 = OUTMOD_2; 

/*启动定时器*/

TA2CTL |= MC0;

根据查看MCU的数据手册,发现配置的TA2.4的输出管脚,可以配置为多种复用功能,其中就包括UCB3SOMI;

请问这两者之间是否有影响呢?

Susan Yang:

您可以尝试使用下面的在线工具设置一下

dev.ti.com/…/app.html

赞(0)
未经允许不得转载:TI中文支持网 » MSP432P401R的UCB3的SPI操作受到TA2.4输出的影响
分享到: 更多 (0)