TI中文支持网各位同事朋友，我有个关于MSP430F673X问题请教大家帮忙！
1、使用TI并口的JATG 仿真器无法找到硬件，如果使用TI的3线SW可以下载，这个为什么？
PIN的2脚接JATG的1脚，3脚接JATG的3脚，4脚接JATG的5脚，5脚接JATG的7脚，6脚接JATG的9脚，7脚接JATG的11脚。
我用F427是可以用并口下载得。
2、如何设置RTCPS0CTL,并且我想知道这个是做什么用得。
3、RTC我看计数模式，和日历模式，是不是二选一。
4、在LPM3模式下是否在走？
5、以下代码CPU 是否工作在16M时钟下？SMCLK是不是4M
UCSCTL6 &= ~XT1OFF; //打开
UCSCTL6 |= SMCLKOFF|XCAP_3;
do
{
UCSCTL7 &= ~(XT2OFFG | XT1LFOFFG | DCOFFG);
SFRIFG1 &= ~OFIFG; // Clear fault flags
__delay_cycles(2000);
} while (SFRIFG1 & OFIFG); // Test oscillator fault flag
__delay_cycles(48000);
__bis_SR_register(SCG0); // Disable the FLL control loop
UCSCTL0= 0; // Set lowest possible DCOx=31, MODx=0
UCSCTL1 = DCORSEL_7; // Select DCO range 24MHz operation
UCSCTL2 |=FLLD_1|(243*2); //16M
__bic_SR_register(SCG0); // Enable the FLL control loop
请各位朋友帮忙解答一下？
Lina Lian：
王树楠,
1.请问你这里的并口JTAG仿真器用的是什么工具？可否告知详细型号？是指4-wire JTAG吗？你可以参考一下下图看看，链接是否有问题。
2.RTCPS0CTL寄存器是Real-Time Clock Prescale Timer 0 Control Register，你可以查看一下user guide对应的额RTC_C的寄存器说明部分，尤其是结合“ Figure 24-1. RTC_C Block Diagram”，主要就是用于控制clock预分频，但是在将RTC-C用作real-time clock calendar mode时，RT0PSDIV，RT0PSHOLD值会忽略此寄存器中的值，而会自动设置。故此寄存器主要在32-bit counter mode mode下其作用。
3. 是的，二者二选一；
4.不仅在LPM3, 在LPM3.5.下仍就可以工作；
BR,
Lina
Lina Lian：
王树楠,
5.你的XT1上接的是32768Hz的晶体吧。如果是的话，计算过程为：
fDCOCLK = D × (N + 1) × (fFLLREFCLK ÷ n)fDCOCLKDIV = (N + 1) × (fFLLREFCLK ÷ n)
看程序应该是N=243， D=2, 默认 fFLLREFCLK=XT1=32768Hz，
故fDCOCLK = 2*244*32768=16MHz,
fDCOCLKDIV = MCLK=SMCLK=8MHz
建议你将MCLK,SMCLK从管脚输出来，用示波器看看是不是这些值。
BR,
Lina
