TB0 设为定时timer（aclk时钟源），TB1设置为PWM（smclk时钟源），为何TB1不同频率会影响定时timer周期？

msp430fr2311 进入LPM3，TB0 设为定时timer（aclk时钟源），TB1设置为PWM（smclk时钟源），为何TB1不同频率会影响定时timer周期？

注： 在中断内触发PWM，  不同smclk对 指令周期确实有一定影响，设置tb1  8M smclk 比1M 时tb0  timer 周期缩短了10%

Susan Yang：

若是可以的话，建议上传下程序

user5940377：

注：1M时 与aclk按32.768K理论计算基本一致周期为15ms，8M时为13.7ms，此时映射alck的p1.1 输出频率仍为32.768K。。。

user5940377：

回复 Susan Yang:

频率选择变化  只改time_clk变宏定义

user5940377：

回复 Susan Yang:

上面是中断内测试代码，问题可以再具化一点，1,2M都OK，6.8 M不行， 是不是有个4M的分界？ 

FRAM设置对于4M以上好像是有区分的。。。。

另外关闭PWM这项，对于tb1,  CSCTL1 = DCOFTRIM0+DCOFTRIM1+DCORSEL0+DISMOD;

这句能省功耗5ua左右，原理在哪，SCG0不是已经关了么

灰小子：

回复 user5940377:

建议上传下代码或工程。楼上的图片看不到，图片需要上传下才可以，不能粘贴。

user5940377：

回复 Susan Yang: