TI中文支持网Part Number:LAUNCHXL-F28P65XOther Parts Discussed in Thread:SYSCONFIG
我在sysconfig里面修改了clb的时钟，如下图，但是发现在Device_init(void)函数中并没有体现出来。
修改了CLBCLKDIV，但是在device中没有看到有修改（但是我修改了外部时钟从25MHZ到20MHZ，确认已经修改过来了）。
现在也不知道CLB运行的时钟是多少，难道需要通过位域的方式来修改寄存器？
Vivian Gao：
感谢您对TI产品的关注！ 关于你的咨询，我们正在确认你的问题，稍后回复您。
,
user4868504：
我在这个贴子里找到一些信息，感觉这里有大坑。
TMS320F28P650DK: Max CLB clock when SYSCLK = EPWMCLK = 200 MHz – C2000 microcontrollers forum – C2000
︎ microcontrollers – TI E2E support forums
,
Alice：
您好，
在clocktree tool中修改此项应该会修改CLBCLKCTL寄存器中的TILECLKDIV和CLBCLKDIV位。
从TRM中查看，这些位似乎是隐藏的，这在我们的文档中是一个错误，会确保在下一版TRM中对此进行修正。
另一个方面是CLB是否使用同步时钟或异步时钟（由CLBCLKCTL控制）。如果使用同步时钟，时钟将等同于EPWMCLK，由EPWMCLKDIV控制。
如果使用异步时钟，时钟应该由时钟树工具控制，应该会看到CLBCLKCTL中的保留位发生变化（这些保留位是CLBCLKDIV和TILECLKDIV，它们是隐藏的）:
,
user4868504：
在使用异步时钟的情况下，然TRM手册，时钟源会来自AUXPLL,如下图
但是按sisconfig，看上去，无论是异步还是同步，应该来自RAWCLK, 甚至和EPWMCLKDIV都没关系，很让人费解。
,
Alice：
您好，
clocktree假设CLB使用异步时钟，这会让人困惑。我会考虑是否可以更新以更清晰地表达。
我认为TRM和时钟树之间的RAWCLK和AUXPLL存在命名不匹配。
我会查找正确的名称应该是什么。
