TI中文支持网Part Number:DS90UB9702-Q1
TI team:
请问， PDB信号是控制9702的power on/off，为什么会有上升沿时间要求？ 如果不满足这个上升沿时间要求，会有什么异常？
PS：9724和9702的PDB设计是一样的，下图是9724的截图。
Alice：
您好，
T4的时间要求是为了避免芯片在启动时进入不确定状态，建议按照数据手册的上电时序使用芯片。
DS90UB9702-Q1: PDB信号为什么会有上升沿时间要求？
未经允许不得转载：TI中文支持网 » DS90UB9702-Q1: PDB信号为什么会有上升沿时间要求？
相关推荐
DS90UB9702-Q1: How can the I2C channel passthrough between the 9702 and the 935 be achieved through FPGA configuration in the 9702 + FPGA + 935 architecture?- DS90UB9702-Q1: DS90UB9702-Q1
- DS90UB9702-Q1: PDB引脚的硬件设计
- DS90UB9702-Q1: 想要拿到V3link/FPDlink的详细资料
- DS90UB9702-Q1EVM: 运行用例vx_app_single_cam.out保存出的图像，全是绿色（无数据）
- DS90UB9702-Q1EVM: 9702和953配合使用，目前寄存器状态可以看到lock_sts，但是csi data lane测量不出数据信号
- DS125DF410: DS125DF410:
- LMK01801BEVAL: Signal input and kit
