TI中文支持网Part Number:AM2634-Q1
1.当前R5主频为400MHZ，在手册描述中写到EPWM是属于CONTROLSS模块，那么我是否应该去配置CONTROLSS_PLL_CLK_SRC_SEL选择为DPLL_CORE_HSDIV0_CLKOUT2（400MHZ），然后PWM的分频系数为1，那么我的PWM的基频就是400MHZ吗？
2.导入demo工程epwm_hr_duty_cycle_am263x-cc_r5fss0-0_nortos_ti-arm-clang，出来的PWM周期为1ms，1Khz，然后分频系数DIV是4，updowm模式计数是25000，那么我反推算PWM的输入时钟应为200MHZ，debug时CONTROLSS时钟配置如图
，从寄存器配置看CONTROLSS时钟为400MHZ，为何反推算时200MHZ？我看到SYS_CLK为200MHZ，PWM输入时钟是SYS_CLK吗？
Gary Lu：
WENDA LU 说：然后PWM的分频系数为1，那么我的PWM的基频就是400MHZ吗？
对的
WENDA LU 说：从寄存器配置看CONTROLSS时钟为400MHZ，为何反推算时200MHZ？我看到SYS_CLK为200MHZ，PWM输入时钟是SYS_CLK吗？
是因为PWM模块的时钟来源不一定是CONTROLSS模块的时钟，而是可能被设置为SYS_CLK，或者在配置时经过了其他的分频。PWM输入时钟可能是SYS_CLK的某个分频
,
WENDA LU：
如何确认PWM的输入时钟是不是SYS_CLK？通过哪个寄存器查询？
,
WENDA LU：
或者说如何确认我当前的PWM输入时钟是什么，多少频率？
,
Gary Lu：
为您咨询了资深产品线工程师，这需要一些时间
,
Gary Lu：
PWM 模块的源时钟是 SYS_CLK (200 MHz)。CONTROLSS_PLL_CLK (400 MHz) 专门用于 CONTROLSS 内的 FSI 和 SDFM 模块。
您希望保留 200 MHz SYS_CLK（这对于整体器件时序/时钟至关重要）并修改 PWM 模块内的计数器/选项以降低频率以满足应用要求？
