TI中文支持网Part Number:ADS4225
使用该芯片对正弦波采样，为什么结果会出现如下图片所示的情况？仿佛波形出现了跳跃。 出现该情况的时间间隔和相位差是随机的。
另外VCM引脚的输出电压0.95V是上电时就输出，还是在有了稳定的时钟输入以后才输出？
Kailyn Chen：
您好，通过波形来看，像是信号线的阻抗不匹配导致信号反射。
Vcm输出应该是等到上电完成稳定之后才会有输出。
,
chao yang：
谢谢回复。
关于VCM：
我这边观察到的的现象是只有当ADS4225的CLK有稳定的时钟输入后，Vcm引脚的输出才是0.95V。而时钟停止后或者根本未输入时钟的时候，Vcm输出不是0.95V。这是芯片的正常工作状态吗？（我原来以为只要上电，电源稳定就输出0.95V，而与是否时钟输入无关）。
根据转换结果绘制波形异常：
我这边制作的实验板ADC是工作在LVDS模式。测量Vin+，Vin-之间输入的差分信号是标志的正弦波。但是根据FPGA读到的转换结果还原后的波形，就会上面按附件中的形状。您说的信号线的阻抗不匹配是指 哪里？ LVDS信号线？
,
chao yang：
(function(id)
{var v = document.getElementById(id);var op = v.style.position, ol = v.style.left, or = v.style.right, fe = [];var nodeLimit = 50;checkVideo = function() {if (!v.canPlayType || v.error) {var bound = 0;while (v.childNodes.length > 0 && bound < nodeLimit) {bound++;if (v.childNodes[0].nodeName != 'SOURCE') {v.parentNode.insertBefore(v.childNodes[0], v);}}v.parentNode.removeChild(v);} else if (v.readyState == 0) {window.setTimeout(checkVideo, 249);}},checkVideoRendered = function() {if (v.networkState == 1 && v.readyState == 4) {v.style.position = op;v.style.left = ol;v.style.right = or;for (var i = 0; i < fe.length; i++) {fe[i].parentNode.removeChild(fe[i]);}} else {window.setTimeout(checkVideoRendered, 249);}}if (navigator.userAgent.indexOf('iPad') == -1 && navigator.userAgent.indexOf('iPhone') == -1 && navigator.userAgent.indexOf('iPod') == -1) {window.setTimeout(checkVideo, 249);}
})('v_8ccb8a67f68847e285b8fedf8e430f07');
,
Kailyn Chen：
您好，看了您附上的小视频，您可以看下每个不连续的采样点都是在哪里。FPGA本身 内部 BRAM 具有有限的内存深度，无法采集超过一定数量的样本。
如果您采集的样本深度超过BRAM内存深度，那么FPGA仅是重复采样，就会出现这种波形不连续的状况。
,
chao yang：
谢谢，问题解决了。如您所说。是我的FPGA程序里面有点小问题。之前确认的时候有疏忽。
