TI中文支持网Part Number:DS90UB926Q-Q1
问题：如下面这个图显示，测试中发现926的LCOK引脚置高时刻的前后，926的PCLK引脚有输出（此刻确认没有真正的视频流过来），目前的测试条件这个PCLK输出时长约2ms，频率约31MHZ，2ms后PCLK置低，等到有真正的视屏流输出后再次有波形(真正视频流设置的频率是25MHZ)；想问问，1）这个输出是加串器和解串器握手的过程吗？2） 这个输出会因为加串器型号的不同而频率不同吗？比如加串器是925那么PCLK这个时候频率是26MHZ左右，而加串器是927，那么输出PCLK这个时候频率是31MHZ？3）如果PCLK有输出，那么在LCOK的前后时刻，926的VS、HS引脚理论上是否会有输出？目前测试条件有限，未测量到VS\HS的波形，不确定是不是真的没有。
Amy Luo：
您好，
看下面截图，在LOCK之前，PCLK输出状态受OEN控制，在LOCK前后您是否有改变OEN的电平状态？
在LOCK之后 PCLK输出有效，tDDLT是Lock Time。
,
aimee zhang：
感谢您的回复，仍然疑惑的是：
1、tDDLT显示时间范围5~40ns，我现在观察到的有2ms；
2、LOCK置高后，PCLK 状态显示ACTIVE，这个时候输出频率受什么控制呐？真正的视频流貌似还没有过来。现在使用的加串器是927；
,
Amy Luo：
从下面表格可以看出LOCK的条件，Lock 时间与满足lock 条件的时间有关：
如果连接到串行器，PCLK由串行器端驱动。
