TI中文支持网Part Number:SN65DP159Other Parts Discussed in Thread: TMDS181
DDC信号经过SN65DP159后波形会变化，这是什么原因导致的？
下图是其中一根线的测试波形，黄色为SCL_SRC，红色为SCL_SNK：
datasheet中只说明了SDA_SRC/SCL_SRC和SDA_SNK/SCL_SNK存在延时(典型值为230nS)，如下图
Kailyn Chen：
您好，输出出现了overshoot，建议在输出端串联个小电阻再试试，比如100ohm电阻。
验证下波形是否改善？ EVM 原理图串联的是0ohm阻值，您这边串联个100ohm的验证下。
,
kangzhu lv：
您好，目前的问题不是overshoot，问题是DDC信号经过SN65DP159后的信号延时不同，导致了SDA和SCL的时序存在风险，部分主机无法读取显示器的EDID，需要在SDA_SNK线增加一个2.2nF的电容对地，才能正常读取EDID。规格书中只是说明SRC to SNK和SNK to SRC的信号会延时，但实际测量到的信号不仅仅会延时（实测延时值为40uS，比规格书的230nS大很多），同时DDC信号的时序也会被改变(SCL第一个低电平的时间被明显缩短了)。以下是DDC信号在DP159前后的实测波形：
1、进入DP159前的DDC信号，其中黄色为SCL_SRC,红色为SDA_SRC
2、经过DP159后的DDC信号，其中黄色为SCL_SNK,红色为SDA_SNK
可以明显看到SDA和SCL的延时不同，哪些原因可能会导致这个问题?
,
Kailyn Chen：
明白您的问题了，这是在靠近DP159 引脚端测试的波形吗？
麻烦附上电路看下。
,
kangzhu lv：
测试波形是在DP159端（TMDS181的DDC存在同样的问题）。
下图是DP159的部分电路，I2C部分电路上拉了2k电阻，左边是接FPGA，右边是接HDMI接口。
,
Kailyn Chen：
您好，I2C部分源端上拉2K没问题，sink端需要上拉47K。
这是DP159的原理图checklist：
https://www.ti.com.cn/cn/lit/an/slla461/slla461.pdf
另外您提到TMDS181也是这个问题，TMDS181 支持clock stretching。我想问下您这边应用HDMI端是否支持I2C clock stretching mode？
