TI中文支持网Part Number:LMX2694-EPOther Parts Discussed in Thread: PLLATINUMSIM-SW
大家好：
在使用LMX2694-EP芯片输出信号时，测试500-6000M频段输出是，发现部分频段信号近端有杂散，比如在4300MHz时，杂散离主信号最近；
查了些资料，好像是PLL的整数边界杂散（IBS, Integer Boundary Spurs），即鉴相频率及其谐波和输出信号杂散，如112.88*35-4300=0.8M；
减小电荷泵电流可以减小点杂散，但不够，希望可以抑制到70dBc以下；
按照上述计算，最大的杂散应该在122.88*n附近；
请问有什么好的解决办法吗？
下图是输出4300M信号频谱：
下图为4300M时的配置：
Cherry Zhou：
您好，您的问题我们需要升级到英文论坛寻求帮助，如有答复将尽快回复您。
,
Cherry Zhou：
您好，
杂散可能由输入(Fosc)和 VCO 与输出(Fvco 和 Fout)的混合引起。 在您的问题中，杂散可能超出环路带宽，因此通过减小电荷泵电流将可以减小环路带宽。 但是如果重新设计环路滤波器，则可以对其进行更好的优化。
如果重新设计更低的环路带宽，会有所帮助，但实际上使用更高阶(3阶或4阶)环路滤波器可能会有所帮助，并且这些杂散远远超出环路带宽。 我们的 PLLatinum Sim 工具(ti.com/tool/PLLATINUMSIM-SW)可为环路滤波器设计和杂散仿真提供帮助。
,
JIY：
您好：
现在的环路滤波器是200kHz带宽，是手册中推荐的，用PLLatinum Sim工具也仿真了，和手册中是一样的，环路带宽已经小于杂散了。
而且在112.88*35=4300.8这个频率的附近频点都会有杂散，而且频点离4300.8M越近杂散越大，比如4300.85M，这样第一个杂散就在50kHz；4300.801M，杂散就在10kHz。
如果只是减少环路带宽，总有点比环路带宽更小。
请问有没有其他方法了？
下图是4300.85M输出杂散频谱
,
Cherry Zhou：
您好，
EVM 在载波附近没有杂散：
仅在0.80MHz 处有与预期失调电压相差的杂散。
,
JIY：
您好：
您在4300M测试到的0.8M杂散和我测的一致（见下图），我测得的杂散功率比较大，测试带宽设置是100MHz
可以再看下EVM板子输出4300.85M时的频谱吗？（鉴相频率122.88MHz，测试带宽2MHz）
谢谢
,
Cherry Zhou：
我们向工程师确认下，应该会在下周工作日给到您答复。
,
Cherry Zhou：
您好，
之前工程师并没有使用相同的频率。 之所以测试4300 MHz，因为这正是 RFout 在上面的代码段中显示的。
测试4300.85MHz 时，可以看到载波附近的杂散。 您可以减小电荷泵来降低杂散振幅，但由于想要实现的频率，杂散是无法被消除的。
,
JIY：
好的，谢谢。
我尝试了减小电荷泵电流，但需要减小比较多，这样只能牺牲相位噪声指标了。
,
Cherry Zhou：
不客气，您有其他问题可以随时来论坛交流讨论。
