TI中文支持网Part Number:TLV320ADC3101-Q1Other Parts Discussed in Thread:TLV320ADC3101
配置了32000采样率，时钟有bclk提供（Generating Master Clock from BCLK）
reg配置如下：
采集数据波形不平滑，如下图所示，（输入信号159Hz，340mV vpp）
请帮忙看下这个配置有什么问题，谢谢。
Kailyn Chen：
您好，应该不是配置的问题，看起来像是阻抗不匹配造成的波形不平滑。
信号原始输出平滑吗？还是说到ADC3101这里出现的不平滑？
,
jiameng cheng：
信号源是用信号发生器提供的，是平滑的。
,
Kailyn Chen：
信号源输出信号是平滑的，然后采集的数据是在芯片的哪里测试的?
,
jiameng cheng：
采集数据 是读出的adc值用matlab绘制的波形
另外我配置成16000采样率的时候波形是平滑的。
,
Kailyn Chen：
您好，关于matlab采集数据的问题我们应该是不支持的。
您可以通过示波器或者寄存器的读取来判断芯片是否是正常工作的。
那对于matlab波形不平滑的问题，您也可以咨询下英文论坛：
https://e2e.ti.com/support/audio-group/audio/f/audio-forum
,
jiameng cheng：
不是matlab采集数据，是tlv320adc3101采集得到的adc数据，用matlab绘制的图，跟matlab没有关系。
,
jiameng cheng：
方便电话沟通一下吗？
,
Kailyn Chen：
您好，您的这个问题我帮您再进一步确认下。如有答复，也会尽快给您答复。
另外，因为每天有很多帖子，所以目前沟通方式是通过论坛的方式给您答复，抱歉。 我们都会尽快给客户答复的，请谅解。
,
jiameng cheng：
这个问题现在有进展吗？是否可以在你们的开发板做下验证，谢谢
,
Kailyn Chen：
抱歉回复晚了，我们手头上没这块demo，我将这个问题提交到英文E2E上了，由资深的音频工程师帮您解答：
https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1283033/tlv320adc3101-q1-acquisition-waveform-with-matlab-is-not-smooth
如有任何问题，您都可以直接跟进。
