TI中文支持网Part Number:IWR6843
IWR6843上有雷达硬件加速器，里面有一个BPM移除的功能。我的问题：
1.BPM编码是对于一个chip而言，所以应该是每一个chip按照BPM的编码对其中的数据进行乘+-1？但是这个手册上图是说明对于输入数据而言。假如我是3TX,4RX,chip=128,ADCsample=1024,使用BPM移除功能应该是对于chip=128中的每一组输入数据按照BPM的编码对其中的数据进行乘+-1？还是对于ADCsample=1024中的每一组输入数据按照BPM的编码对其中的数据进行乘+-1？
图1 TI BPM编码移除
Radar Hardware Accelerator User's Guide手册上第61-62页
2.TI的硬件加速器Radar Hardware Accelerator User's Guide手册里面FFT模块做蝶形运算之后有一个加入抖动的过程（原理是生成一个3位的伪随机数，加到旋转因子的3位LSB上，然后舍弃这3位，再进行运算。相当于是加了个随机噪声，但是再通过降低精度把随机噪声给减掉）。在Radar Hardware Accelerator User's Guide手册第40页。问题：
从原理上来说，加抖动，SFDR效果要更好，但噪底会上抬。
但是TI的结果是加了抖动，不仅SFDR效果变好，噪底也下降了。
图2 TI手册上的图
图3 TI 手册上假如抖动的图
图4 我们加了抖动以后的matlab仿真结果图
问题：为什么TI 加了抖动之后的结果中噪底也下降了？
Cherry Zhou：
您好，您的问题我们需要升级到英文论坛看下，有答复尽快给到您。
,
Cherry Zhou：
您好，
?? ? 说：假如我是3TX,4RX,chip=128,ADCsample=1024,使用BPM移除功能应该是对于chip=128中的每一组输入数据按照BPM的编码对其中的数据进行乘+-1？还是对于ADCsample=1024中的每一组输入数据按照BPM的编码对其中的数据进行乘+-1？
如硬件加速器指南中所述，BPMPATTERNLSB 和 BPMPATTERNMSB 寄存器的值是多少？ 该文档指出这将会决定 BPM 代码的长度。 如果它与每个线性调频脉冲中的样本数量长度相同，那么您似乎可以将整个线性调频脉冲乘以+/- 1的相同系数，否则您就可以将每个代码长度乘以+/-1系数。
?? ? 说：问题：为什么TI 加了抖动之后的结果中噪底也下降了？
我们需要内部确认下，应该明天给到您答复。
,
?? ?：
将32bit寄存器BPMPATTERNLSB 和 32bit寄存器BPMPATTERNMSB 组合一起组成64bit寄存器里面包含+/-1,这个应该就是上图中的BPMPATTERN吧？。但是这样就只能进行64个的线性调频脉冲或其他每个代码长度运算。如果其他的代码长度比64个多的话，这样没有足够的+/-1去相乘，应该怎么处理？同时上图中寄存器BPMRATE和BPMPHASE的值相减，可能出现负数，这时应该怎么进行BPM运算呢？最后想请问您，有没有什么demo提供了BPM解调的代码，我们可以参考的？
,
Cherry Zhou：
您好，
?? ? 说：将32bit寄存器BPMPATTERNLSB 和 32bit寄存器BPMPATTERNMSB 组合一起组成64bit寄存器里面包含+/-1,这个应该就是上图中的BPMPATTERN吧？。但是这样就只能进行64个的线性调频脉冲或其他每个代码长度运算。如果其他的代码长度比64个多的话，这样没有足够的+/-1去相乘，应该怎么处理
是的，只有64位用于 BPM 图形。但可以通过 BPMRATE 控制图形的应用速率，这就是扩大到64个以上输入样本的方法。
?? ? 说：同时上图中寄存器BPMRATE和BPMPHASE的值相减，可能出现负数，这时应该怎么进行BPM运算呢？
根据设计工程师说法，此处并不会真的出现负数，您应该要使用到它，因为您的设计需要抵消该 BPM 模式的初始相位。
?? ? 说：最后想请问您，有没有什么demo提供了BPM解调的代码，我们可以参考的？
抱歉，目前我们没有在 HWA 中使用 BPM 的demo。
,
?? ?：
请问一下，上述FFT模块加入抖动之后的结果中噪声也下降了？有回复了吗？
,
?? ?：
请问一下有在DSP上面使用BPM的demo吗？
