TI中文支持网Part Number:TMS320C6678
咨询下,两个问题：
1.测试DSP SPI各管脚时序时，在仿真状态下无测试在示波器下测试到时钟信号、MOSI等信号 。后将程序固化NOR Flash后，脱离后仿真器后测试正常。请问这是什么原因？
2.在测试7242.K1_STK_v1.1的SPI代码时， 这里的PLL configuration implies the input clock for core is 50MHz.这里 PLL 核心输入时钟是50MHZ指什么意思？
[C66xx_0] JTAG ID= 0x1009e02f. This is C6678/TCI6608 device, version variant = 1.
DEVSTAT= 0x00000001. little endian, No boot or EMIF16(NOR FLASH) or UART boot, PLL configuration implies the input clock for core is 50MHz.
SmartReflex VID= 57, required core voltage= 1.065V.
Die ID= 0x0400800a, 0x04046c58, 0xa0000000, 0x6aa80021
Device speed grade = 1000MHz.
Enable Exception handling…
Nancy Wang：
是CLKIN。
,
XING CUI：
请教下，如果c6678处理器，这里50Mhz核心输入时钟是正常吗？
,
Nancy Wang：
是正常的。
