Part Number:TMS320C6678
建链成功了,但是dsp配置了4*lane ,fgpa检测到1*lane同时dsp在检测端口是否ok的地方出不来了,参考程序为pdk_c6678的packages下的示例工程srio_loopbackdioisrexample
lanning men:
/resized-image/__size/640×480/__key/communityserver-discussions-components-files/120/1682418590859.jpg/resized-image/__size/640×480/__key/communityserver-discussions-components-files/120/1682418611522.jpg
以上为参考工程和dsp程序卡住的地方
,
Nancy Wang:
看卡住的部分是port_ok部分不通过,建议参考以下链接的总结看一下:
e2echina.ti.com/…/151914
,
lanning men:
请问端口的接收时间窗是在哪个寄存器配置的?
,
Nancy Wang:
我稍后给您回复。
,
lanning men:
四个端口,在sp_path_ctl寄存器下,如果path_mode配置成0则端口0和2是ok的,如果配成4则端口0是ok的,其他的端口都是未初始化状态
,
lanning men:
四个端口,在sp_path_ctl寄存器下,如果path_mode配置成0则端口0和2是ok的,如果配成4则端口0是ok的,其他的端口都是未初始化状态