TI中文支持网Part Number:PCM1794AOther Parts Discussed in Thread:TPS65131, , SA5534, SA5532
用PCM1794A设计，后端IV SA5532，LPF使用SA5534，运放供电是±12V（TPS65131+TPS7A4701/TPS7A3301），电路参考评估板，2.2Vrms输出。
THD+N无法达到规格书上192k，0.0015%，THD也差不多。
目前48k在0.00065%，96k 0.0010%，192k 0.0030%。
1、如何改善THD+N。
2、信噪比如何改善，目前只能达到121dB
Cherry Zhou：
您好，
还麻烦重新上传下第一张图片，我这边无法显示哈。谢谢！
,
luke lin：
第一张没有带图片，可能是系统bug
,
Cherry Zhou：
好的了解，我们把您的问题升级到英文论坛看下，有答复会尽快给到您。谢谢！
,
Cherry Zhou：
您好，
datasheet仅指定了标称值，没有可以参考的下限。 此外请注意，这些数字是使用 A 加权滤波器和4.5V rms 获得的。
对于 THD+N：20Hz HPF、20kHz apogee LPF。
对于信噪比：20Hz HPF、20kHz AES17 LPF、A 加权
请问您的测量是否在以上条件下进行？或者说使用以上信息来进行测量(滤波器和 rms 值)？
此外请问下有没有在 DAC 本身的输出端或在滤波放大器之后测量这些数字，而这些数字会导致更多的信号失真或衰减？
,
luke lin：
Hi Cherry，
1、规格书有2.0Vrms输出的参考，我们也是按2.0Vrms输出
2、THD+N及SNR测量都按规格书上20Hz HPF、20kHz apogee LPF、A 加权等条件下进行测量
3、有在I/V运放后输出端差分信号，接620R到地进行测量，测量数值与直接LPF后RCA输出数值相差不多。
4、DAC本身输出端测量？需要如何操作？
Thanks
,
Cherry Zhou：
已跟进给工程师。
,
Cherry Zhou：
您好，
非常感谢您提供的信息。
一般来说，为了测量部件的特性，我们会断开附加电路与该部件的连接，因为在测量部件的路径中可能会拾取降级和额外谐波。 如果您能测量 I/V 电路输出端的性能，然后发现滤波器电路有性能下降，我们应该能得到一些数据点。
您获得的数据，例如96k 时为100dB，而数据表的标称值为101.9dB，192K 时为90.45dB vs 96.45，工程师怀疑可能是layout和布线会拾取额外的谐波。 您可以试下检查看看 VoutP 和 VoutN 的路径对称？
,
luke lin：
Hi Cherry，
感谢回复
1、我们测量I/V输出端时会断开LPF，此时数据与LPF后量测一致。
2、Layout收到薄膜电容等限制，已尽量做对称，还请工程师帮忙检查下是否能发现问题。
3、我们在测量多片PCB，对于THD的表现差异特别大，例如PCB1，THD+N完全符合规范。PCBA 2,THD+N与规范相差5~10dB，已验证二十片板子，表现差异巨大。但在SNR的表现是一致的121dB。
,
Cherry Zhou：
好的我们跟进给工程师了，应该会在下周工作日给到您答复。
,
Cherry Zhou：
您好，
从layout看应该是对称的。 但可以从FFT图中同时看到偶次谐波和奇次谐波，接下来工程师会看下时钟线及其抖动。 此外，0402等小型陶瓷电容器会造成一定程度的降级，使用更大的物理尺寸可以帮助提高性能。
请问下时钟边沿和抖动是怎样的？ 您试下改进它们，然后看下效果如何？
,
luke lin：
Hi Cherry，
1、0402电容有尝试换大封装，效果一般
2、有尝试直接AP输出I2S给到PCM1794A，结果一样
3、下图是输入采样率96kHz时的master clock，请参考
,
Cherry Zhou：
好的我们反馈给工程师看下哈。
,
Cherry Zhou：
您好，
这些器件已经在ATE 下进行了测试，并且性能已经过验证，因此只有两种情况会导致该问题：layout或是电源线的时钟抖动/清洁度。 我们假设输入信号/文件已经过验证(例如，没有削波或没有自己的谐波)。
您尝试了2.2Vrms，有没有检查下其他电压以获得更多数据点？
正如以上所述，有时电容器的物理尺寸甚至已经安装电容器的极性错误(如果适用)也会对电路板产生影响。
建议您将设计和layout与user guide中的参考设计进行比较，以确保没有明显的差异。
