TI中文支持网Part Number:MSP430FR2433
我目前看波形发现 芯片掉电到1.4V后，重现上电到跑进程序需要20ms左右的时间，有没有办法可以缩短上电进入程序的时间
int main(void)
{
Init_MCU();
Init_CLOCKS();
// SFRRPCR=0x000c;
P1SEL0 |= BIT2 | BIT3;
CE_7100_SET_OUT;
CE_7100_OUT_0;
CE_7100_OUT_1;CE_7100_OUT_0;
SYSCFG0 = FRWPPW | DFWP;
if(Write_flag.mode == cmd03nack)
Write_flag.count.CMD03 ++;
if(Write_flag.count.CMD03 == 2)
Write_flag.mode = normal;
if(Write_flag.mode != cmd03nack)
Init_IIC(Box_ID);
//Tim初始化
g_sn_change.tim_count=0; //clear
g_sn_change.Check_ID0105_flag=0;
g_sn_change.VDD_START_FLAG=0;
if(attest_flag==5)
{
Init_TIM(); //关闭TIM
TA0CTL |= TASSEL_2+MC_1+ID_2; //设置定时器计数模式开启
TA0CCTL0 = CCIE;
g_sn_change.tim_count=0;
g_sn_change.Check_ID0105_flag==1;
}
else if(attest_flag!=6)
{
Init_TIM(); //关闭TIM
attest_flag=0;
}
Change_ID=ID_BUF[ID_NUM]; //每次上电，确认当前码表的ID
DATA_7100_SET_OUT;
DATA_7100_OUT_0;
// CE_7100_SET_OUT;
CLK_7100_SET_OUT;
CLK_7100_OUT_0;
CE_7100_OUT_0;
// delay_us(100);
CE_7100_OUT_1;CE_7100_OUT_0;
// if(CJ7100_start_flag==1)
// {
// VDD_7100_SET_OUT;
// memset(Check_cj7100sn, 0, sizeof(Check_cj7100sn));
// while(CJ7100_start_flag==1) //7100数据异常，重新debug写码
// {
// VDD_7100_OUT_0;delay_ms(20); CJ7100_DEBUG_RST();
//
// f_7100_SN();
// if(strncmp(FRAM_write+0x440,Check_cj7100sn,12)==0)
// {
// CJ7100_start_flag=0;
// }
// else {
// CJ7100_start_flag=1;
// }
// }
// }
SYSCFG0 = FRWPPW | PFWP | DFWP;
while (1)
{
}
}
weifeng he：
void Init_CLOCKS(void){// Configure one FRAM waitstate as required by the device datasheet for MCLK// operation beyond 8MHz before configuring the clock system. FRCTL0 = FRCTLPW | NWAITS_1; //Change the NWAITS_1 value to add the right amount of waitstates __bis_SR_register(SCG0); // disable FLL CSCTL3 |= SELREF__REFOCLK; // Set REFO as FLL reference source，P116 CSCTL0 = 0; // clear DCO and MOD registers CSCTL1 &= ~(DCORSEL_7); // Clear DCO frequency select bits first CSCTL1 |= DCORSEL_5; // Set DCO = 16MHz CSCTL2 = FLLD_0 + 487; // DCOCLKDIV = 16MHz ，000b = fDCOCLK ÷ 1，487=0X01E7=0000 0001 1110 0111 __delay_cycles(3); __bic_SR_register(SCG0); // enable FLL// Disable waiting FLL lock, as it takes about 300ms in active mode.// Just go to sleep and work with unlocked clock during first operations.// while(CSCTL7 & (FL LUNLOCK0 | FLLUNLOCK1)); // FLL locked CSCTL4 = SELMS__DCOCLKDIV; // set default REFO(~32768Hz) as ACLK source, ACLK = 32768Hz // default DCOCLKDIV as MCLK and SMCLK source}
void Init_MCU(void){ WDTCTL = WDTPW | WDTHOLD; // Stop WDT // Disable the GPIO power-on default high-impedance mode // to activate previously configured port settings PM5CTL0 &= ~LOCKLPM5;}
,
Ben Qin：
你好，
从上表来看，BOR的唤醒时间是1ms，您测试的是20ms，可能是您初始化变量的时间太长了。
,
weifeng he：
初始化变量时间太长，可是我去掉过初始化的全局变量，发现没有提高改善
另外问个问题：在时钟初始化中 __delay_cycles(3);，是做什么用，可以减少delay的时间吗？
,
weifeng he：
请教一个问题，MSP430FR2433 开关FRAM写保护的时间是不是应该尽量短
,
Ben Qin：
weifeng he 说：__delay_cycles(3);
应该是delay3个周期确保时钟设置完成。
weifeng he 说：MSP430FR2433 开关FRAM写保护的时间是不是应该尽量短
没有听说过这个要求。
你看下这篇帖子看是否有帮助：
e2e.ti.com/…/msp430fr5739-minimum-startup-time-to-execution-of-main
,
weifeng he：
请问，如何查看430的启动代码，缩短时间
,
weifeng he：
另外目前430新片的RST脚悬空，请问会对启动时间有影响么？如果有影响，在RST悬空的条件下，有什么方式可以改善
,
Ben Qin：
weifeng he 说：如何查看430的启动代码，
请看下下面这个帖子：
e2e.ti.com/…/msp430-gcc-startup-source-code
weifeng he 说：另外目前430新片的RST脚悬空，请问会对启动时间有影响么
就我所知应该是不会有影响，但是并不建议悬空。
