Part Number:ADC3583
我看datasheet上3种模式2-wire/1-wire/1/2-wireSLDVS都是9位或者18位的,我用xilinx的fpga中的ISERDESE2的DDR模式只支持4-,6-,8-bit位宽,或者2个级联支持10或14-bit.这个9bit或18bit怎么采集啊?求解决方案,谢谢!
Kailyn Chen:
您好,
user6564803 说:datasheet上3种模式2-wire/1-wire/1/2-wireSLDVS都是9位或者18位的
您好,参考Figure 8-39,输出可以是14bit,16bit,18bit和20bit,默认是18bit。可以通过寄存器0x17配置输出数据格式。
所以您在哪里看到是9bit或者18bit的SLVDS格式?