TI中文支持网Part Number:ADS1271
你好！我在查询Datasheet时看到ADS1271可以利用SYNC引脚启动转换。但是实际使用时发现，每次在SYNC引脚给入一个不小于10ns宽度的脉冲信号后大约需要等待67000个CLK周期（实际使用示波器观察到的），DRDY才会产生转换完成下降沿，这个问题怎么解决？请帮忙告知。另外，有没有支持 Daisy-Chain 的24bit具有控制寄存器的同类型ADC推荐，也请告知，谢谢！
我的clk是12.5MHZ，Fs ≈ 24Khz。
Kailyn Chen：
您好，您的意思是启用sync开始转换和下列时序不符合是吗？使用的SPI模式还是frame-sync模式？
shine sun 说：有没有支持 Daisy-Chain 的24bit具有控制寄存器的同类型ADC推荐，也请告知，谢谢！
支持daisy chain的24bit DAC，这里的控制 寄存器具体指的是哪些寄存器？
,
shine sun：
是的，当我控制SYNC引脚产生一个脉冲，期望能够立刻启动ADC的转换时发现不能如愿。脉冲结束后至完成第一次转换所需CLK周期过长（67000+ CLK Period），不符合手册说明。我使用的时SPI模式。
,
shine sun：
是的，当我控制SYNC引脚产生一个脉冲，期望能够立刻启动ADC的转换时发现不能如愿。脉冲结束后至完成第一次转换所需CLK周期过长（67000+ CLK Period），不符合手册说明。我使用的时SPI模式。
如控制转换启停的寄存器，设定转换速率的控制寄存器等，请帮忙作答，谢谢。
