TI中文支持网请问如何正确地使用SPLL_SOGI_FLL，锁定频率变化信号的相位
Yale Li：
您好，https://dev.ti.com/tirex/content/C2000Ware_DigitalPower_SDK_4_01_00_00/docs/html/dplib_html/group___s_p_l_l__1_p_h___s_o_g_i___f_l_l.html
使用SPLL_SOGI_FLL时，加入FLL部分后，工作不正常
未经允许不得转载：TI中文支持网 » 使用SPLL_SOGI_FLL时，加入FLL部分后，工作不正常
相关推荐
TMS320F28P650DK: EtherCAT EEPROM如何配置访问- TMS320F280025C: 在PBIST程序中发现Fail Status – Port 0/Port 1但是不知道其具体含义是什么，以及为什么要使用两个port。
- LAUNCHXL-F280049C: C2000WARE中提供的ePWM样例代码debug时ecap部分出现波形异常+ADC采集异常
- TMS320F2800137: DAC输出问题
- BOOSTXL-BUCKCONV: CCS导入工程，编译出错
- TMS320F28377D: 28377dWT
- TMS320F28377D: 在编译官方提供的can例程时，报错Unrecognized COMPILER!
- TMS320F280039C: 有没有大神自己配置的F280039C的工程文件模板
