TI中文支持网Part Number:DP83848J
HI team,
请帮忙建议原理图设计，实际测试中，RMII模式可以连上，但是MII模式连不上。thanks
Kailyn Chen：
您好，我马上看下您的电路。稍后给您答复。
,
小维：
HI Kailyn,
Just reminder…
,
Kailyn Chen：
您好，MII连不上，发送端TX_CLK和接收端TX_CLK有输出吗？
TX_EN是否有拉高？MII_MODE是否拉低配置为MII mode？
RST是直接拉高了还是通过GPIO控制了它的上电时序？RX_ER输出什么电平？如下描述，如果接收端有接收错误的话，RX_ER会拉高报错（100Mbps）。
发送端是否有有效的数据输入到TXD？
,
小维：
HI kailyn，
客户反馈：TX_CLK,是有源晶振提供的同步CLK。
RST是控制了电源，上电复位。
,
Kailyn Chen：
,
小维：
HI Kailyn,
意思是MII模式只能从TX_CLK脚输出的25MHz时钟，不能从晶体输出提供给MAC吗？
客户反馈：MII模式，将TX_CLK输出连接MAC的TX_CLK，终端插入网线后，DP83848N还是没有反应，
LINK、SPEED两个LED一直常亮。
另一路RMII模式的能正常连接，功能正常。
,
Kailyn Chen：
小维 说：意思是MII模式只能从TX_CLK脚输出的25MHz时钟，不能从晶体输出提供给MAC吗？
晶体输入作为参考时钟，TX_CLK是通过DP83848内部分频电路产生25Mhz 输出（100Mbps）或2.5Mbps（10Mbps mode）。
小维 说：将TX_CLK输出连接MAC的TX_CLK，终端插入网线后，DP83848N还是没有反应，
TX_CLK能正常输出吗？
小维 说：LINK、SPEED两个LED一直常亮。
常亮代表已经link上了呢，LED_SPEED常亮代表100Mbps 模式下i已经link上，既然已经link上，TX_CLK是否正常输出25Mhz？
另外，寄存器0x01 bit2也可以监测是否已经正常link。如果读取为1， link已经建立，说明PHY初始化正常。
,
小维：
hi kailyn，
MII模式确认的问题如下
1、MII连不上，发送端TX_CLK和接收端TX_CLK有输出吗？
TX_CLK无输出
2、TX_EN是否有拉高？MII_MODE是否拉低配置为MII mode？
TX_EN 为低 MII_MODE 有上拉;为高
3、RST是直接拉高了还是通过GPIO控制了它的上电时序？RX_ER输出什么电平？如下描述，如果接收端有接收错误的话，RX_ER会拉高报错（100Mbps）。
RST 是直接拦RC 拉高，没有通过GPIO控制，
RX_ER 是高电平
4、发送端是否有有效的数据输入到TXD？
TXD上无数据
另不用插入网线，LINK、 SPEED 常亮，插入时，LINK、 SPEED 也常亮。
,
Kailyn Chen：
小维 说：TX_CLK无输出
TX_CLK 无输出，说明PHY内部的clock gen没有正常工作。
25Mhz的晶振是否满足MII mode下的要求？ MII模式使用２５Ｍｈｚ的参考时钟，ＲＧＭＩＩ使用的是５０ＭＨｚ的时钟，我看电路您这里确实是使用的25Mhz晶振。能否换一下其他25MHz的时钟试试？比如CMOS有源晶振试试呢？
,
小维：
HI Kailyn，
用的就是25MHz的有源晶振，波形如下。请再帮忙看看原理图，是哪里有问题。谢谢
,
Kailyn Chen：
原理图的话可以直接参考EVM user‘s guide：
https://www.ti.com/lit/df/snlr019/snlr019.pdf
另外，这个波形是25Mhz的时钟信号吗？看起来像是正弦波，时钟信号应该是类似于削波的正弦波。
你这个波形满足rise/fall time要求吗？
