TI中文支持网Part Number:LM98725
LM98725采用CMOS输出格式时为8bit*2的形式，我这边对接的芯片是8位DVP接口，但是软件上无法实现LM98725时序要求的上下降沿采样高八位，和低八位。仅能实现单种跳变沿的采样。即上升沿采样，或者下降沿采样。
请问是否有什么办法能解决这个问题。
Amy Luo：
您好，
LM98725无法设置其输出格式，也很抱歉没有参考代码提供给您，您可以考虑在CLKOUT输出端加个二分频器，这样检测二分频后的信号的上升沿来采样
,
user6508040：
谢谢，你是想说2倍频吧。另外的话，我想咨询下，从这张图来看，是不是代表INCLK与CLKout是同频率，同相位的信号。如果是这样的话，我可以通过CPU输出一个2*INCLK和一个INCLK，将INCLK作为LM98725的输入时钟，2*INCLK作为CLKOUT。我想知道这两个信号是否有时延，或者我的理解有误。
,
Amy Luo：
抱歉说错了是倍频；
它们之间应该存在一定延迟，但是我在datasheet没有找到它们之间的关系，我再确认下这个问题
,
Amy Luo：
关于这个问题，我咨询了美国的工程师，他反馈说在下周给予答复，请您耐心等待~，得到答复后我会第一时间反馈给您
,
user6508040：
另外我想咨询下是否有TCD2566的配置文件，这样方便我们基于配置文件做修改。
,
Amy Luo：
很抱歉，我们没有TCD2566的配置文件
,
Amy Luo：
感谢您的耐心！
美国工程师的回复大意是说，因为没有CLKOUT和INCLK之间关系的文档说明，不能确定其相位信号(内部电路中可能存在延迟)。 想让您提供使用该芯片的其他详细信息，比如连接原理图，因为这有助于更好地了解您的应用。
美国工程师的源回复如下：
I reached out internally to about your inquiry. It seems that CLKOUT is the same frequency as INCLK, but unsure about their phase signals (there could be delays within the internal circuitry).
Regarding your work around, its a bit difficult to say as the part does not have a lot of documentation about the device and the relationship between CLKOUT and INCLK (in regards to the phase signals). Can you provide additional details on how the customer is utilizing the device with the workaround?
A schematic with connections would be helpful to better understand the customer's application.
Best regards,
,
user6508040：
CCD.pdf
原理图如上，能否推荐一个二倍频电路，或者芯片
,
Amy Luo：
关于二倍频电路的方法，我也咨询了美国工程师的意见，他说这种方法可能会起作用，但客户需要用自己的系统验证该方法（the Doubled CLKOUT method may work, but the customer needs to verify this method with their own system）。
关于推荐二倍频IC，TI没有相对简单的合适芯片，功能都比较复杂，不过下面链接电路是一个较简单的二倍频电路，它是使用比较器和异或逻辑门来生成的倍频信号：
https://www.maximintegrated.com/en/design/technical-documents/app-notes/3/3327.html
