DAC5686 CLK的相关问题

您好，关于DAC5686的时钟输入口：CLK1，CLK1C,CLK2,CLK2C，他们是两组差分输入，如果我的输入信号是LVDS的差分时钟直接给到这两组差分时钟口是否可以？还是需要转换？能否提供一个参考电路。

Kailyn Chen：

您好，建议使用ECL/PECL 或者 TTL/CMOS 电平的时钟信号。EVM板有介绍对输入时钟的要求，可以是单端，也可以差分，使用的是单端300mV，50%duty cycle经过transformer转换成差分时钟作为DAC的输入。您可以参考EVM user‘s guide：https://www.ti.com.cn/cn/lit/an/scaa092/scaa092.pdf

另外，这篇应用手册介绍了DAC5686的使用内部PLL的clock gen以及外部时钟的几种模式：

https://www.ti.com.cn/cn/lit/an/slwa040a/slwa040a.pdf