TI中文支持网Part Number:TDA4VM
问题：
（1）在SDK7.0.1中的TIDL，使用全连接层需要对输入做flatten操作。若网络输入一定，通道为N,C,H,W，在caffe中通过全连接层后size为1,64,1,1，在TIDL中则变为1,1,1,64。现有的TIDLlayer有没有手段实现1,1,1,64到 1,64,1,1的数据搬运。
（2）现有的TIDLlayer有没有CAFFE中SCALE层的操作，使得1,64,1,1中64个通道的数据对应相乘到另一个64通道的tensor上。
（3）如果没有上述功能，有什么手段可以在保证网络推断速度的前提下这些需求。
Cherry Zhou：
您好，我们已收到您的问题并升级到英文论坛寻求帮助，链接如下，如有答复将尽快回复您。谢谢！
e2e.ti.com/…/tda4vm-is-tidllayer-available-to-support-channel-handling-or-scale-operation-in-a-cafff-network
,
Cherry Zhou：
您好，请问您是无法导入模型吗？如果是的话，是否方便提供下log？
,
G RZ：
主要需求是在TIDL实现能够导入带有SE module的网络，即数据需要经过全局平均池化、全连接和sigmoid层。如果TIDL的卷积层输出是(1,64,1,1)，而经过SEmodule的结构输出为(1,1,1,64)，这两者之间便无法进行逐通道的相乘计算，所以需要reshape等通道搬运的方法将(1,1,1,64)->(1,64,1,1)。TIDL貌似不支持单独用reshape，同时这个结构也位于网络中间，不能使用detection output layer，所以请问有没有现成的通道转换方式。
另一方面SCALE的问题是：TIDL的SCALE能否实现(1,64,1,1)与(1,64,n,n)的数据进行计算，即将各通道由SEmodule获得的值与特征映射中对应通道的值相乘。
,
Cherry Zhou：
好的收到，已经反馈给工程师了哈，有答复尽快给到您。
,
Cherry Zhou：
您好，十分抱歉，目前我们不支持基于 SE 的模型。 我们会在不久的将来添加此支持。 您请向BU 团队寻求帮助，来获取roadmap的详细信息。
