TI中文支持网Part Number:ADS127L01
在 8.5.1.3 Data Ready (DRDY/FSYNC)节中，讲了该脚在SPI模式下的作用，就是说这个脚是有用的。
但是在9.11节中，又说：
在SPI模式中，DRDY/FSYNC脚是不用的，应该悬空处理。
这跟前文的描述不是冲突了吗？
Amy Luo：
您好，
在SPI 模式下，当多片ADS127L01级联在一起使用时，如Figure 103，那么只检测一个ADC芯片的DRDY管脚就可以了，其他ADC的DRDY管脚就不需要，可以悬空；
ADS127L01: 关于DRDY/FSYNC脚使用的问题
未经允许不得转载：TI中文支持网 » ADS127L01: 关于DRDY/FSYNC脚使用的问题
相关推荐
ADS127L01: 有没有STM32与ADS127L01的驱动程序- ADS127L01: 读取ADC数据时DOUT在DRDY拉低之前或第一个SCLK到来之前就已经开始切换
- ADS127L01: DRDY与datasheet描述不符
- ADS127L01: Gain Calibration
- ADS131B23-Q1: 这种Δ-∑型的ADC前端的RC设计有啥注意的嘛，还是仅仅是滤波的呢？
- ADS127L01: 为何这个Δ-∑ ADC的前端RC滤波器仅考虑混叠带宽，而不和SAR型ADC一样考虑RC建立时间
- TDA4VM: TDA4VM 上ADC高速数据采集频率的问题
- ADS127L01: 如何计算读取的值和实际电压的对应关系
