DAC1220: 时钟问题

您好，我还想问一下DAC1282配置为SPI从模式的时候，CLK是必须要接到4.096MHz的晶振吗？还是可以接地呢？

因为我在配置ADC的时候看到了如下描述：

而DAC1282里的描述如下：

是什么造成了CLK和XTAL1/CLKIN接线的差异呢？

非常期待和感谢您的回答。

Amy Luo：

您好，

我将您的这个问题从原始帖子中拆分出来了，建议您以后新的问题重新发帖，以方便其他用户检索。

DAC1282的CLK不能接地，因为在其芯片内部没有集成SCLK至CLK倍频或分频的路径，必须有外部提供，但是时钟频率不一定是4.096MHz，可以是1MHZ ~ 4.225 MHz，如下数据表截图：

在 ADS131A0x 数据表中，如下截图，SCLK可以在内部路由设置为ICLK，因此，在这种情况下，CLKIN/XTAL1可以接地。

,

Xy Zhang：

非常感谢您的回答，我之后一定注意新的问题重新发帖