TI中文支持网
TI专业的中文技术问题搜集分享网站

LMK05318: 测试芯片同步性能时发现芯片相位锁定时间过于漫长,请问怎样设置可以加快相位锁定的时间

Part Number:LMK05318

使用芯片LMK05318,参考输入1PPS,目标输出1PPS和6路2MHz时钟与参考输入同步。参考1PPS来自GPS接收模块。目前测试发现输出的PPS与输入参考PPS的同步速度非常慢,完全实现相位同步可能需要数小时。请问在TICS Pro中怎样设置,可以加快同步的速度,实现几分钟之内相位同步?可以接受同步过程中输出频率的偏差,但要求相位快速同步。附件是我这次的使用的配置文件,请问这样的配置是否有问题?7457.同步采样时钟配置-LMK05318-0316.tcs

Amy Luo:

您好,

我看下您的这个问题

,

Amy Luo:

您好,请注意,当使用1PPS输入时,DPLL的相位需要时间(几分钟)才能锁定。要锁定的DPLL阶段有什么问题吗?需要锁定DPLL相位,以便更快地同步1PPS输入和输出。话虽如此,当使用1PPS输入时,您当前的配置设置为最佳DPLL锁相时间。

此外,要实现1PPS输入和输出之间的同步,还需要启用ZDM功能(它将提供输入和输出之间的同步)。

如果DPLL相位正确锁定(DPLL_LOPL变低),请尝试以下步骤以获得1PPS输入和输出之间的同步。

1.使能DPLL_ZDM_SYNC_EN位,以允许1PPS输入和输出的同步。

2.启用ZDM后,请切换(打开和关闭)SYNC_SW位,以触发输入和输出时钟的同步。

,

Lifei Xiao:

 你好,我按照你给的建议设置了,但是我发现,当我勾选SYNC_SW以后,输出会消失,但是不勾选就有输出,请问这是为什么?应该如何解决?(此时ZDM已经勾选)

,

Amy Luo:

这个是正常现象,这里就是需要翻转SYNC_SW位以触发输入和输出时钟的同步:

,

Amy Luo:

您的问题是否解决了?若还没解决,请反馈存在的问题

,

Amy Luo:

由于您长时间未回复帖子,我们认为您的问题已解决。若后续有什么问题,您可以重新发帖。

赞(0)
未经允许不得转载:TI中文支持网 » LMK05318: 测试芯片同步性能时发现芯片相位锁定时间过于漫长,请问怎样设置可以加快相位锁定的时间
分享到: 更多 (0)