TI中文支持网Part Number:TMS320C6678
TI工作人员你们好，我想问一下C6678中：
1.中断控制寄存器是多核共享一个还是多核各自拥有一个？
2.例如定时器触发中断以后，多核是否都会收到该信号？
3.如果我分别给0 2 4 6核心绑定ISR，那么是否只有0 2 4 6会进入ISR中，而1 3 5 7不受影响？
4.如果我的ISR是一段共享代码，实际中核心可能不是同时进入ISR，0核心进入以后关闭相应的事件使能是否会影响2 4 6核心进入ISR？
5.多核共同执行一段放在DDR3中的代码是否会引起阻塞？如果多核的DATA段不能全部放在L2SRAM中，CMD文件是否存在编写指令使得DATA段放在不同内存中，例如一部分放在L2SRAM一部分放入DDR3。
问题较多，感谢您的答复！
Nancy Wang：
1、多核共用。
2、看一下 TMS320C6678 System Event Inputs — C66x CorePac Primary Interrupts (Sheet 2 of 4) TINTLn local timer interrupt 是与 core有专属对应关系的
www.ti.com.cn/…/tms320c6678.pdf
3、看一下以下帖子的讨论。
e2echina.ti.com/…/c6678
,
xuyan chang：
感谢答复。我真正使用的中断事件是16号事件信号量中断。1-6核心通过间接获取1-6号信号量来实现0核与1-6核的同步。1-6核的信号量ISR进入以后首先会关闭16号事件使能，如果多核共享中断控制寄存器不会造成更快进入的核心阻塞慢进入的核心吗？
这个16号事件根据脚注的意思是每个核心都可以接收到的意思吗？
,
Nancy Wang：
xuyan chang 说：16号事件根据脚注的意思是每个核心都可以接收到的意思吗？
是的，每个核心都有自己对应的中断，其它核心不会收到。
xuyan chang 说：1-6核的信号量ISR进入以后首先会关闭16号事件使能
如果有需要优先处理的中断，可以通过中断嵌套实现的。
