TI中文支持网Part Number:ADS8353
您好！
感谢回答关于ADS8353的回复，现在还有几个问题请教。
手册41页的时序图上表现为第17个SCLK下降沿输出DA15(A路最高位)，但是在下面的说明和表格解释里面却是第16个SCLK的下降沿输出DA15(A路最高位)。
我用两种方式都测试了，结果是按时序图方式输出是正常值的一般。按表格说明方式输出的值很小。请问到底是哪种方式正确? SCLK=11.25M.
同时运行一段时间输出降低，复位后又正常。
谢谢！
Amy Luo：
您好，
测试时，您是在SCLK的上升沿读取的转换结果，还是在SCLK的下升沿读取的？
如果您是在SCLK的下升沿读取的，那么就需要在第17个SCLK下降沿读取，因为它是在第16个SCLK下降沿输出DA15(A路最高位)，如果您在第16个SCLK下降沿读出，那很可能读不到，因为此时输出数据还没完全输出稳定；
最好的读取时间点是第16个SCLK下降沿后的第一个上升沿读取，因为经过半个SCLK周期后，输出数据已经稳定了
,
LITTLE-1 LITTLE-1：
您好！肯定是在17SCLK的下降沿读取的。这也符合字节对齐。您说的是17SCLK的上升沿？但是手册上写的是下降沿读取数据。
我试试在17SCLK的上升沿读取一下。谢谢！
,
Amy Luo：
好的，请让我知道在第17个 SCLK的上升沿读取是否可以正常读取
