TI中文支持网Part Number:ADS131A04
关于ADS131A04采样保持器，我有一个疑问。
按照ADS131A04手册9.3.2说明（如下图所示），采样保持器的采样频率为fMOD（4.096MHz），也就是采样时间只有T_mod/2（约为0.122uS），这样要是在这个时间内采样电容能达到24bit的精度，就要求输入端的输出阻抗要很小才能满足要求。
但是按照手册中的典型应用10.2（如下图所示），其中R3=100Ω、C1=2.7nF，作为输入端RC，应该不能在T_mod/2的时间内使采样电容达到24bit（甚至20bit）的精度。如上次您发的培训视频内容：training.ti.com/ti-precision-labs-adcs-introduction-sar-adc-front-end-component-selection
所以我想请问一下，是不是我对于ADS131A04的采样保持过程或者是采样时间理解存在误区。
期待得到您的指导！！！
Kailyn Chen：
您好，不要意思，您的这个问题我尽快给您答复，给您带来不便非常抱歉。
,
Kailyn Chen：
您对输入采样和保持电路的理解是正确的。 但是， Δ – Σ ADC 输入的设计标准可能与 SAR ADC 输入的设计标准不同。 对于许多 Δ – Σ ADC ，输入电路的目标不是稳定在不足 1/2 LSB 的范围内，因为这对于具有 24 位分辨率和 LSB 大小为 10s 或 100s nV 的转换器来说是不切实际的。 其他错误来源 (如热噪音) 往往更具主导性。 只要输入频率或其他干扰导致的settling error低于这个噪声水平， Δ – Σ ADC都能够工作的很好。
尽管如此，没有输入缓冲器的 Δ – Σ 转换器通常在 5k – 20kohm 范围内提供较低的输入阻抗，这可能难以驱动。 在 FMod = 4.096 MHz 时， ADS131A04 的标称输入阻抗稍大，约为 130 千欧，并且随着 FMod 频率的降低而增加。 在栅格和电子计量应用中，分压器输出或 CT 输出信号通常直接与 ADS131A04 连接，只需使用更大的 R-C 电路作为抗锯齿滤波器即可。
