ADS9224R: SDO数据输出波形异常

 如图的波形，1通道是CS，2通道是SDO0.当一组数据传输完成CS变高时，如果SDO0是高电平波形正常。但是如果CS变高时，SDO0是低电平，波形就会失真，请问这是什么原因？

Amy Luo：

您好，

您具体使用的是哪种协议？现在这样情况可以正确读取转换数据吗？SDO0是直连到主控端接口的吗？

,

? ?：

我们使用的是PB10-AB-SDR协议，SDO0-SDO7都有这种现象，SDO是直连到一个FPGA的I/O口上。最早不能转换数据，我们把I/O内部的上拉电阻打开后就能正常读取数据了。但波形还是异常（如上图），我们担心有隐患，所以想请你们帮忙分析一下原因。

,

Amy Luo：

在CS拉高后，SDO-X应该进入高组态，但是您把I/O内部的上拉电阻打开了，因此SDO-X会被拉高，拉高的上升时间应该由上拉电阻和SDO-X上的总电容决定。我认为这里没有关系，CS拉高后，就不再使用SDO进行数据传输，SDO是输出管脚，SDO的状态不会影响什么。请注意数字输出管脚最大耐压是 DVDD + 0.3V，即拉高电压不能超过这个电压。

,

? ?：

谢谢你的分析，找到原因我们就放心了。